专用集成电路; 电路综合; 静态验证; 静态时序分析; 形式验证

首页 >专用集成电路; 电路综合; 静态验证; 静态时序分析; 形式验证

前言在制程进入深次微米世代之后，晶片（IC）设计的高复杂度及系统单晶片（SOC）设计方式兴起。此一趋势使得如何确保IC品质成为今日所有设计从业人员不得不面临...

静态时序分析 2009-03-06

SoC验证技术已经落后于设计和制造能力，如何构建更快更好的设计验证方法是当前最大的问题。　　SoC经过近十年的发展，有了广阔的市场。SoC验证研究领域在验证...

SoC 仿真验证静态时序分析软硬件接口 2008-09-19

摘要：高级加密标准(AES)集安全性、高效性、灵活性于一身，研究其硬件实现具有很重要的应用价值。本文针对AES分组密码算法的结构特点，讨论了AES算法FPGA实...

高级加密标准现场可编程门阵列专用集成电路 2007-04-09

摘要:利用多片FPGA对SOC系统进行功能验证时,原始的系统分割策略常常导致欠优化的结果,有时甚至会付出重新设计的高昂代价。文章在静态时序分析的基础上,提出了一...

FPGA验证 SOC 分割静态时序分析路径时延 2007-02-07

摘要: 设计了一种码长可变、纠错能力可调的RS 编码器。该RS 编码器可对常用的RS 短码进行编码, 可做成IP 核, 为用户提供了很大的方便; 采用基于多项式...

RS编码器 IP核有限域专用集成电路 FPGA Verilog HDL 2007-01-23

摘要：研究了如何对一个ASIC系统(以8051微控制器为例)应用VHDL进行功能仿真的方法,在ACTIVE-VHDL软件环境下应用该语言编制了8051微控制器的...

超高速集成电路硬件描述语言专用集成电路电子设计自动化功能仿真 2007-01-09

摘要:本文介绍了基于深亚微米CMOS工艺ASIC电路设计流程中的静态验证方法。将这种验证方法与以往的动态验证方法进行了比较,结果表明,前者比后者更加高效和准确。...

专用集成电路电路综合静态验证静态时序分析形式验证 2006-12-04

摘　要:在ASIC设计中, 校验是一个非常重要的部分,一般先要进行FPGA 验证。FPGA 验征有一整套严格的流程;随着ASIC设计越来越庞大、越来...

现场可编辑门阵列专用集成电路验证 2006-12-03

在线研讨会

焦点